F-02 E50601

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-228672

(43) Date of publication of application: 11.10.1986

(51)Int.CI.

H01L 29/78 G11C 17/00

(21)Application number: 60-069322

-069322 (71)Applicant : NEC CORP

(22)Date of filing:


02.04.1985


(72)Inventor: KOYAMA MASASHI

(54) INSULATED GATE TYPE NON-VOLATILE SEMICONDUCTOR MEMORY AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To make it possible to reduce the area of a cell, by forming a tunnel insulating film and a tunnel impurity diffused layer in a selfaligning mode so that the boundaries of both the film and the layer are substantially aligned, thereby omitting the necessity of extra alignment margin between the impurity diffused layer region and the tunnel insulating film region. CONSTITUTION: A tunnel insulating film 26 is formed in the opening part in a first floating gate electrode 27, so that the boundaries of both the film 26 and a tunnel impurity diffused layer 22 are substantially aligned, in the self- aligning mode together with the tunnel impurity diffused layer 22. The film 26 is contacted with a second floating gate electrode 29. The surface of a





substrate on the tunnel diffused layer 22 is not eroded when resist is removed. Therefore the tunnel insulating film 26 having excellent quality is obtained. The memory cell structure, which can form the tunnel insulating film having the excellent quality and the tunnel impurity diffused layer by a self-aligning mode together and is suitable for high degree of integration, can be provided.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

⑲ 日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A)

昭61-228672

@int_Cl_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)10月11日

H 01 L 29/78 G 11 C 17/00

101

7514-5F 6549-5B

審査請求 未請求 発明の数 2 (全7頁)

公発明の名称

絶縁ゲート型不揮発性半導体メモリ及びその製造方法

②特 顧 昭60-69322

❷出 願 昭60(1985)4月2日

⑩発 明 者 小

昌一司

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

砂代理人 弁理士内原 晋

明 細 書

1. 発明の名称

絶級ゲート型不揮発性半導体メモリ及びその製造方法

2. 特許請求の範囲

(1) 一導電型の半導体基板の一主面に形成された 反対導電型の第1,第2の不純物拡散層と、的 配第1の不純物拡散層をドレインとし的配類型 の不純物拡散層をソースとするテャンネル領域 と、放テャンネル領域を優うごとく設けられた 第1の絶線膜と、放第1の絶線膜に接近して設 が一ト電極を優うごとく設けられた第2の絶線 膜と、的配第1の不純物拡散層に接続された反 対導電型の第3の不純物拡散層と、放節第1の絶 線膜より存い第3の絶線膜と、前配第1の絶線 線及び前配第3の絶線膜に接して設けられた第 2の浮遊ゲート電極と、数無2の浮遊ゲート電極を受りごとく設けられた無4の絶縁膜と、数 第4の絶縁膜に接するごとく設けられた制御ゲート電極とを含む絶級ゲート型不揮発性半導体 メモリであって、前配第3の不純物拡散層の領域境界と前配第3の絶縁膜の領域境界とが突質 的に一致していることを特徴とする絶縁ゲート 型不揮発性半導体メモリ

- (2) 第1の浮遊ゲート電磁と第2の浮遊ゲート電 機が電気的に接続されているととからなる特許 工作を性力 請求の範囲第(1)項に配載の絶録ゲート型半導体 メモリ
- (3) 一導電型の半導体基板の一主面に第1の絶線 膜を形成する工程と、該第1の絶線膜上に第1 の浮遊ゲート電極材料膜を形成する工程と、該 第1の浮遊ゲート電極材料膜の所定の領域に開 孔部を設ける工程と、前配浮遊ゲート電極材料 膜をマスクとして不純物を前配開孔部下の前配 半導体基板に導入する工程と、前配第1の浮遊 ゲート電極材料膜をマスクとして前配開孔部下

の前記半導体基板表面を露出させる工程と、數 第出された半導体基板表面に第3の絶機膜を形成すると同時に前記第1の浮遊ゲート電極材料 膜上に第2の絶線膜を形成する工程と、該第2 の絶線膜と前記第3の絶線膜上に第2の浮遊ゲート電極材料膜を形成する工程を含むことを特 散とする絶線ゲート型不揮発性半導体メモリの 製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は浮遊ゲートを有する絶像ゲート型不揮 発性半導体メモリ及びその製造方法に関するもの である。

「従来の技術)

近年、浮遊ゲート電極を有する絶縁ゲート理学 導体不揮発性学導体メモリは、その製造方法の容 ある及び保持特性の良好さなどの利点のために広 く替及している。その中でも最近は高集機度の電 気的消去及び替換え可能な不揮発性学導体メモリ

2 と接続されている。4 は Sel.Tr のゲート絶縁 旗、5 はM.Tr の第 1 のゲート絶縁膜、6 はトン 木ル絶縁膜である。7 は浮遊ゲート電極でM.Tr チャンネル領域を優いかつトンネル解不純物拡散 層 2 の対向電極となるべく、トンネル絶縁膜 6 を 介してトンネル領域を優っている。1 0 は浮遊ゲート7上のゲート電極間絶縁膜、1 1 は M.Tr の 制御ゲート電極、1 2 は Sel.Tr ピレイン電極 である。

この構造において浮遊ゲート電極7への電子注入は、M.Tr の制御ゲート電極11, Sef.Tr のゲート電極12に高電圧を Sef.Tr のドレイン電 様14に低電圧を印加し、トンネル絶線膜6中の電子トンネリングにより行なう。電子放出はM.Tr の制御ゲート電極11を低電位に、 Sef.Tr のゲート電極12, Sef.Tr のドレイン電極14に高電圧を印加し、前記電子往入時と逆方向の電界をトンネル絶線膜6に印加して行なう。

次にこの従来構造のメモリセルの製造万法を、

とのEEPHOMには各種構造のメモリトラングスタが考案されている。しかしその中でも、基板上の不納物拡散層上の薄い絶象膜(以下、トンネル絶象膜という。)中のファウラーノルトへイム

(以下、EEPROMという。)が出現し出した。

(Fowler - Nordheim)電子トンネル現象を利用したメモリトランジスタが、最も信頼度が高くかつ 大容量不揮発性半導体メモリに適している。次に この構造のEEPROMのメモリトランジスタの従

来構造及び製造方法を図面に従って説明する。

第5図は一従来例のメモリセルの構造を示す断面図である。とのメモリセルはセレクタトランジスタ(以下、Sef.Trという。)とメモリトランジスタ(以下、M.Trという。)とで解成されている。とこで1は半導体基板、2はトンネル現象の基板側電板であるトンネル不純物拡散層、3aはSef.Trのドレイン不純物拡散層、3bはM.Trのドレイン不純物拡散層でかつSef.Trのソース不純物拡散層、3cはM.Trのソース不純物拡散層、3cはM.Trのソース不純物拡散層。

第6図(a)~(d)に示す、各工程に⇒ける第5図のB -B′級新面図によって説明する。

まず取6図(a)に示すように、半導体基板1上に 素子分離用絶縁膜15、絶縁膜16、フォトレジ スト膜17を形成後、不純物を基板上に導入する。 フォトレジスト膜17は周知のフォトレジスト技 術によりトンネル不純物拡散層2のみが露出する ようにバターンニングされている。

この後限6図(b)に示すように、絶数膜16を除去後、第1のゲート絶数膜5を形成する。次に周知のフォトレジスト技術によりトンネル絶縁膜とたる領域のみの絶数膜を選択的にエッテングするペくフォトレジスト度18を形成する。その後期6図(c)に示すように、ゲート絶縁膜5を部分的にエッテングし基板1を減出させ、フォトレジ18を除去後トンネル絶象膜6を形成する。さらに浮遊ゲート電極材料膜71を形成する。

次に第6回40に示すように、ゲート電極間絶線 膜10を形成し、その上に制御ゲート電極材料膜 11aを形成する。この後制御ゲート電極材料膜 11a,ゲート電極間絶縁終10及び浮遊ゲート 電極材料膜7aを所定のパターンにエッテングし、 ソース・ドレイン不純物拡散層を基板上に形成、 層間絶縁膜13を形成する。

との製造方法は、従来の製造方法の一例であり 他の例も知られている。

〔発明が解決しようとする問題点〕

しかしそれら従来の製造方法及び構造例で共通しているのは、トンネル不純物拡散庫2を形成する工程と、トンネル絶線膜側域6を形成する工程が別々のフォトレジストマスタで行なわれていることである。従って工程が長く、また構造上ではトンネル不純物層2の領域境界とトンネル絶線膜6の領域境界間に所定のアライメント用のマージン部分を設けなければならない。このマージン部分はM.Tr の糖小化を妨げている。

とのようにトンネル不納物拡散層とトンネル絶 鉄旗をセルファラインに形成することは、フォト レジストマスク工程数の組滅だけでなくM.Tr の 総小化にとっても等与が大きい。このセルファラ

ホル不純物拡散制と自己整合的に形成できるとと ろの、高集積化に進したメモリセル構造を有する 絶線ゲート型不揮発性半導体メモリ及びその製造 方法を提供することにある。

[問題点を解決するための手段]

本発明の絶縁ゲート型不揮発性半導体メモリは、一導電型の半導体基板の一主面に形成された反対導電型の第1、第2の不純物拡散層と、前配第1の不純物拡散層をドレインとし前配第2の不純物拡散層をソースとするチャンネル領域と、該第1の絶縁度で設けられた第1の絶縁度が出て設けられた第2の経験と、前配第1の経過を受けられた第2の経過を受けられたの表別では一下電極と、放第1の経過を受けられたの対導電型の表別でに設けられた前配第1の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前配第3の絶縁度が前記第3の絶縁度が前記第3の絶縁度が前記第3の絶縁度が前記第3の絶縁度が前記第3の絶縁度が前記第3の絶縁度が前記第3の発展をして設けられた第2の浮遊ゲート電極を援りとく設けられた第4の

イン形成方法の一つとしてトンネル絶縁膜と訊1 のゲート絶談膜の膜厚整を利用し、第1のゲート 絶縁膜とそれより得いトンネル絶縁膜を形成後、 イオン住入法によりトンネル不純物領域をトンネ ル絶縁膜部分の半導体基板上にのみ形成する方法 が考えられる。しかしこの方法は第1のゲート絶 縁膜がイオン住入のマスク性を有するだけ厚い必 要があり、M.Tr のコンダクタンス劣化の面から 非現実的である。

また無1の絶数膜上にパターンニングされたフォトレジスト膜で不純物をイオン住入法等により 基板に導入し、その後第1の絶縁膜をトンネル領域部分のみ除去し、基板を露出させ、前記フォトレジスト膜を除去後、トンネル絶縁膜を形成する 方法も考えられる。しかしこの方法ではフォトレジスト膜を除去する時に、トンネル不純物領域の 基板表面が露出したままであるため基板表面が置され、良質のトンネル絶縁膜を得ることができない。

本発明の目的は、良質なトンネル絶象膜をトン

絶縁膜と、腋馬4の絶縁膜に接するどとく取けられた制御ゲート電極とを含む絶縁ゲート型不揮発性半導体メモリであって、前紀第3の不純物拡散層の領域境界と前配第3の絶縁膜の領域境界とが実質的に一致していることからなっている。

〔吳施例〕

以下に本発明を実施例に基を詳細に説明する。 第1図(a)は本発明の一実施例によるメモリセル の構造を示す断面図で、第1図(b)は第1図(a)の A ーA / 線断面図である。メモリセルは、メモリト ランジスタ (M.Tr) とセレクタトランジスタ (Sel. Tr) から構成されている。

ここで、21は半導体基板、22はトンネル不純物拡散層、23aはSel.Trドレイン不純物拡.
散層、23bはM.Trドレイン不純物拡散層で、Sel.Trソース不純物拡散層を兼ね、かつトンネル不純物拡散層と2と接続されている。24はSel.Trのゲート絶縁膜、25はM.Trの第1のゲート絶縁膜、25はM.Trの第1のゲート絶縁膜、27は第1の浮遊ゲート電極でM.Trチャンネル領域を優っている。28は第1の浮遊ゲート電極上の第2のゲート絶縁膜、29は第2の浮遊ゲート電極での第2のゲートを縁膜、29は第2の浮遊ゲート電極上の第3のゲート絶縁膜、31はM.Trの制御ゲート

けその後フォトレジスト膜37を除去する。次に 第1の浮遊ゲート電極材料膜27aをマスクとし て半導体基板21に不純物を導入し、トンネル不 純物拡散層22を形成する。との後その領域上の 第1のゲート絶級膜25を除去し半導体基板21 の表面を裏出させる。

次に第2図に)に示すように、トンネル不純物拡散 版 2 2 上にトンネル絶数 2 6 を形成する。 このとき第1の 字遊ゲート 電極材料 2 7 a 上には 第2のゲート 絶数 2 8 が 同時 に形成される。 その 後 3 2 の 浮遊ゲート 電極材料 2 9 a を形成、 さらにこの上に 第1 , 第2の 浮遊ゲート 電極のティンネルに対する 垂直方向の 幅を 決定する フォトレジスト 度 3 8 を、 周知のフォトリングラフィー 技術で形成する。

次に第2図付に示すように、このフェトレジスト膜38をマスクにして、第2の浮遊ゲート電框材料膜29a , 第2のゲート船鉄膜28, 第1の浮遊ゲート電框材料膜27a をエッテングする。 その後第3のゲート船級膜30を形成し、その上 電磁である。 3 2 は Se S. Tr のゲート電極、 3 3 は層間絶鉄膜、 3 4 は Se S. Tr のドレイン電極で 5 2

この構造の特徴は、トンネル絶縁膜26が第1 の浮遊ゲート電極27の開孔部にトンネル不純物 拡散層22と自己整合的両者の領域境界が実質的 に一致するように設けられ、第2の浮遊ゲート電 種29に接しているととである。

次にこの構造のメモリセルの製造方法を、第2 図(a)~(d)に示す、各工程にかける第1図(b)と同一の新面での構造図に従って説明する。

まず第2回(a)に示すように、半導体基板21上の所定の領域に素子分離用絶線膜35を形成後、M.Tr の第1のゲート絶線膜25を、さらに第1のゲート絶線膜25上に第1の浮遊ゲート電極材料膜27aを形成する。その後トンネル絶線膜領域を開孔部とするフォトレジスト第37を周知のフォトリングラフィー技術で形成する。

との後第2図(b)に示すように、第1の浮遊ゲート電極材料膜27a をエッテングし、朔孔部を設

に制御ゲート電極材料膜31aを形成する。

この使制御ゲート電極材料膜31a 東3のゲート絶難膜30,第2の浮遊ゲート電極材料膜29 a 、第2のゲート絶数膜28及び第1の浮遊ゲート電極材料膜27aを所定のペターンにエッチングする。さらにソース・ドレイン不純物拡散層23 a、23b、23cを半導体基板21上に形成、層間絶数膜33及びSe2、Trのドレイン電極34を形成し第1図(a)、かに示す本実施例のメモリセルを得る。

このように所定のパターン化された第1の浮遊ゲート電極材料膜27aをマスクにして、不純物の基根への導入とトンネル絶縁膜形成を行なっているため、トンネル絶縁膜26とトンネル不純物拡散唐22が1フェトレジストマスク工程により自己整合的に、両者の領域境界は実質的に一致して形成される。またトンネル不純物拡散磨22上の基根表面はレジスト除去時に置されないため良価のトンネル絶線膜26が得られる。

第3図(a)は上紀実施例の平面構造を示す模式的

平面図で、第3図(b)。(c)はその等価国路図である。 において。 第3図(a)Q1はSel.Tr,Q2はM.Trのチャン オルを表わしている。次にとれらの図面を参照し て、本実施例の動作について説明する。

浮遊ゲート電極に電子を住入するときは、Sel.Tr がゲート電極32及び制御ゲート電極31に高電圧が印加されSel.Trのドレイン電極34は低電位に固定される。電子はトンネル不納物拡散層22からトンネル絶線度26を介して第2の浮遊ゲート電極29から電子を放出するときは、制御ゲート電極31を低電位に固定し、Sel.Tr ゲート電極32、Sel.Tr のドレイン電極34に高電圧を印加する。こりすることで電子は第2の浮遊ゲート電極29からトンネル不純物拡散層22へ放出される。

統み出し時には、M.Trの制御ゲート電電 3.1 (同図(c)の C.G.) に電圧 V.c.g. 、Set. Tr. のドレイン電電 3.4 に電圧 V.g. が印加される。このとき M.Tr. の実効ゲート電圧となる第1の浮遊ゲート

浮遊グート電極27と第2の浮遊ゲート電極29を接続したものである。これは、トンネル絶縁膜26を接続したものである。これは、トンネル絶縁膜26を形成ひかート絶縁膜28を形成ひかート絶数膜200が一トを追加し無200が一ト電極27と第2の浮遊ゲート電極29は10戸遊ゲート電極27と第2の浮遊ゲート電極29は10戸遊ゲート電極29の電極29の電極27を放が増大となり、第2の浮遊ゲート電極29の電荷は第1の浮遊ゲート電極27を放が増大ととなり、第2の浮遊ゲート電極29の電荷は第1の浮遊ゲート電極27を放が増大といる。これを発明の主旨であるトンネル不納物拡散層を自己整合的に製造であるルンネル不納物拡散層を自己整合的に製造できる点では先の実施例と何ら変わりはない。

[発明の効果]

以上、詳細説明したとかり、本発明によれば、 トンネル絶縁膜とトンネル不純物拡散層が自己整 合的に、両者の領域境界を実質的に一致させて形 成することが可能になる。従って本発明を適用し たメモリセル構造では不純物拡散層領域とトンネ

電碼27の電位VFGiは、電圧VCG , Vp と各 電極間の容量 C PD (第2の浮遊ダート電極ードレ イン電極間容量)。Crc (第2の浮遊ゲート電 個一制御ゲート電極間容量),Cpp(第1と第2 浮遊グート電極間容量),Cps(第1の浮遊グー トと基板間容量)で決定される。との中で容量Cpp は電極間の絶縁膜がトンネル絶象膜 2.6 と同時化 形成される薄い第2のゲート絶象膜28でかつそ の電極面積も大きいため、他の容量に比べて非常 に大きな値になる。従ってVpaiはVpas とほと んど同電位になる。上記電子生入または放出によ り電荷が第2の浮遊ゲート電框29に書積されて、 第2の浮遊ゲート電極電位 Vrcz の変動が生じる。 ところが第1の浮遊ゲート電信電位 V pq1 も V pq2 とほぼ問電位であるので同様の電位変動が得られ る。従って菩様電荷に応じたテャンネル電流がM. Tr Q:を焼れることになる。

第4図は本発明の他の実施例のメモリセルトラングスタを示す模式的平面図である。

本実施例は第4図に示す実施例における第1の

ル絶線膜領域間に余分なアライメントマージンを 設定する必要がなくなり、セル面積の縮小が可能 になる。またトンネル不純物拡散槽の導入時のマ スク材料は浮遊ゲート電極材料膜であるため、周 知のソース・ドレイン形成時のセルファライン不 純物導入方法と同一の方法で不純物拡散層の基板委面を 常に絶験物で保護して製造できるため良質のトン ネル絶線膜を形成することが可能である。

従って、本発明によれば高品質で高集積化に適 したメモリセルを有する絶縁ゲート型不揮発性半 導体メモリが得られる。


4 図面の簡単な説明


特開昭61-228672(6)

21 ……半導体基板、22 ……トンネル不純物 拡散層、23 a, 23 b, 23 c ……ソース・ドレイン不純物拡散層、24 ……ゲート絶縁膜、25 ……第1 のゲート絶縁膜、26 ……トンネル絶縁 膜、27 m……第1 の戸遊ゲート電極材料膜、28 ……第2 のゲート絶縁膜、29 ……第2 の浮遊ゲート電極、29 a……第2 の浮遊ゲート電極が130 がート絶縁膜、31 ……側側ゲート電極、33 ……伊一ト電極、35 ……原間絶微膜、34 ……ドレイン電極、35 ……素子分離用絶縁膜、36 ……開孔郎、37,38 ……フェトレジスト膜。


代理人 弁理士 内 原









第2回







特開昭61-228672(ア)

